Formazione di flusso di flusso nel processo FinFet

L'evoluzione dei Finfets (FinFETS) dai transistor planari a Finfets è un'architettura a transistor avanzata progettata per migliorare le prestazioni e l'efficienza dei circuiti integrati. Riduce l'effetto del canale corto convertendo i transistor planare tradizionali in strutture tridimensionali, consentendo transistor più piccoli, più veloci e meno che consumano la potenza. In questo articolo, introdurremo il processo di produzione FinFET, iniziando con il substrato di silicio e termina con la fabbricazione della pinna.

0040-09094 Camera 200mm

1. Preparazione iniziale e trattamento superficiale

Pulizia del wafer
Prima di iniziare qualsiasi elaborazione, i wafer di silicio devono sottoporsi a un processo di pulizia approfondito per garantire che la loro superficie sia priva di impurità o contaminanti. Questo passaggio è fondamentale per ottenere dispositivi FINFET di alta qualità.

Crescita dello strato di ossido di pad.Successivamente, uno strato molto sottile di biossido di silicio (SIO2) viene coltivato termicamente sulla superficie del silicio per fungere da strato di ossido di pad. Questo strato non solo protegge il substrato di silicio dalla successiva elaborazione, ma fornisce anche una buona interfaccia per la successiva deposizione di nitruro di silicio.

Deposizione di nitruro di silicio
Successivamente, uno strato di nitruro di silicio (SIN) viene depositato sulla parte superiore dello strato di ossido del pad mediante deposizione di vapore chimico (CVD) o altri metodi. Il nitruro di silicio svolge un doppio ruolo qui: agisce sia come una maschera dura (HM) per guidare l'attacco al silicio per formare pinne; Agisce anche come uno strato di arresto CMP (lucidatura meccanica chimica) per garantire che il processo di planarizzazione dell'ossido di STI non sia troppo erodale il materiale sottostante.

2. Applicazione della tecnologia SADP

Poiché la spaziatura delle pinne è così piccola in nodi avanzati come 22 nm o 14 nm, una singola litografia di immersione di 193 nm non può raggiungere il livello richiesto di finezza, quindi è stata introdotta la tecnologia a doppia modellatura (SADP) per aumentare la densità del modello.
SADP False Pattern Pattern Deposizione
Innanzitutto, uno strato di materiale temporaneo (ad esempio, il silicio amorfo A-Si) viene depositato sopra la maschera dura di nitruro di silicio per fungere da strato di pattern "falso". Il materiale deve avere proprietà di incisione altamente selettive per distinguerlo dal nitruro di silicio sottostante e dai materiali distanziali della parete laterale nei passaggi successivi.
Applicazione e esposizione fotoresist
Un strato uniforme di fotoresist viene applicato sull'intera struttura impilata ed esposto utilizzando una specifica maschera di pattern-spazio per definire la posizione approssimativa delle pinne. Questo modello sarà la prefigurazione del processo di incisione a cui verrà fatto riferimento.
Il modello viene trasferito al livello di pattern falsi
Il fotoresist esposto è sviluppato per formare il modello "falso" iniziale della pinna. Questi motivi vengono quindi trasferiti nello strato di silicio amorfo sottostante mediante incisione al plasma fino a raggiungere la superficie del nitruro di silicio.

Rimuovere il fotoresist
Una volta completato l'attacco, il fotoresist deve essere rimosso, generalmente costituito da passaggi di stripping e pulizia per prepararsi al passaggio successivo. Questo passaggio garantisce che non vi siano residui che influiscono sul processo successivo.
Deposizione di distanziali conformi

Usa ALD per depositare uno strato dielettrico conforme (ad es. SiOX) che copre uniformemente tutte le superfici, che formeranno un distanziatore della parete laterale in un successivo passaggio di ritiro di attacco. La scelta di questo strato è cruciale per la forma finale delle pinne.

0040-13865 produttore di camera Booy 200mm
Schienali di incisione per formare un distanziatore
L'incisione a secco anisotropica viene eseguita sullo strato dielettrico conforme, lasciando solo lo strato dielettrico sul fianco perpendicolare alla superficie del wafer, con conseguente formazione di un distanziatore. Questi distanziatori alla fine diventano modelli a motivi per le pinne reali. Se il silicio amorfo viene utilizzato come un falso materiale di patterning, una soluzione KOH può essere utilizzata per rimuovere il silicio amorfo con un impatto scarso o nullo sul distanziale di ossido di silicio o sulla maschera dura di nitruro di silicio sottostante.
Rimuovi il modello falso
Utilizzare incisivi altamente selettivi per rimuovere i falsi motivi di silicio amorfo senza danneggiare il distanziale di ossido di silicio o la maschera dura di nitruro di silicio sottostante. Questo lascia una fotolitografia del modello distanziale a doppia densità, che corrisponde alle pinne che seguono.

3. Il modello di pinna è raffinato

Taglio dell'applicazione della maschera

Il fotoresist è di nuovo rivestito e fotoetentato con l'obiettivo di definire quali aree verranno mantenute come pinne e quali aree devono essere rimosse. Questo passaggio determina il layout esatto delle pinne.

Pattern distanziali
Utilizzando la tecnologia reattiva di incisione del plasma, i distanziali indesiderati vengono rimossi selettivamente minimizzando l'impatto sulle maschere dure al nitruro di silicio.

Le pinne vengono eclissate per un momento
Il distanziatore rimanente viene utilizzato come maschera per la fase di incisione del silicio primario. Questo passaggio determina direttamente la forma e le dimensioni delle pinne, quindi i parametri di incisione devono essere strettamente controllati per ottenere la struttura delle pinne ideali. Durante il processo di incisione, l'ossido del pad viene prima rimosso, quindi le pinne di silicio vengono incise in base al motivo della maschera dura di nitruro di silicio. Per chip di processo a 14 nm, il passo minimo della pinna può essere piccolo di 42 nm.

Questi passaggi fanno parte di un tipico flusso di processo FinFET dal substrato di silicio alla formazione di pinne. L'intero processo prevede diverse sofisticate sfide ingegneristiche e tecniche volte a raggiungere circuiti integrati ad alte prestazioni e a bassa potenza. Con l'avanzare della tecnologia, i processi FinFET si stanno evolvendo per ospitare dimensioni più piccole e livelli più elevati di integrazione. Ogni passaggio è attentamente progettato per garantire la qualità e le prestazioni ottimali del prodotto finale.